# ⑩ 日本国特許庁(JP)

⑩ 特 許 出 願 公 開

#### ⑫ 公 開 特 許 公 報 (A) 平2-196328

Int. Cl. 5

識別記号

庁内整理番号

砂公開 平成2年(1990)8月2日

G 06 F 7/52

3 1 0 C

7056 - 5B

審査請求 有 請求項の数 1 (全13頁)

⑤発明の名称 浮動小数点演算装置

> 頤 平1-299887 ②特

29出 願 平1(1989)11月20日

優先権主張

1989年1月13日1900米国(US)19297016

**@発** 明

ロバート・ケビン・モ

アメリカ合衆国テキサス州オウスチン、マウンテン・トラ

ントーイ

イル6903番地

@発 明 者 ジョン・コーク アメリカ合衆国ニユーヨーク州ベツドフオード、パウン

ト・リツヂ・ロード87番地

の出 願人 インターナショナル・

アメリカ合衆国10504、ニューヨーク州 アーモンク (番

地なし)

ビジネス・マシーン ズ・コーポレーション

四代 理 人 弁理士 頓宮 孝一 外1名

蚏 專

1. 発明の名称 浮動小数点演算装置

2. 特許請求の範囲

A×Bを乗算して第1部分結果を生成する手段、 Cを上記第1部分結果と桁合せする手段、

上記第1部分結果と上記の桁合せされたCを加 え合わせる手段、

上記Cオペランドが上記第1部分結果同士の和 よりも桁が高い場合に、上記Cオペランドを地分 する手段、及び

上記結果を正規化する手段

上記乗算がCオペランドの上記の桁合せと並行 して実行される、

浮動小数点数演算(A×B+C)を実行するた めの装置。

- 3. 発明の詳細な説明
- A. 産業上の利用分野

本発明は、一般にデータ処理に関し、より詳し .

くはAXB+C型の3元減算を浮動小数点数減算 機構で実行する改良された装置に関する。

#### B. 従来の技術

浮動小数点数計算の処理は、最新式コンピュー タ演算にとって重要である。経験によれば、汎用 演算処理装置は浮助小数点数の計算にあまり適し ていず、その結果、数値中心の計算を扱うために、 専用の浮動小数点数演算機構(FPU)や演算処 理装置が開発されている。

浮動小数点数演算用ハードウェアの潜在的ユー ザは、アスクトップ・マイクロコンピュータから、 信号処理システムや並列処理システム、さらには 大型メインフレームにまで及んでいる。

俘助小数点数に対して加算、減算、乗算、除算 など種々の演算を行なうのに、浮動小数点数演算 機構が必要となることがある。浮動小数点用ハー ドウェアの中には、超越関数などその他の算術液 算を支援する組込み機構を備えているものもある。

浮動小数点数演算処理装置がその機能を実行す る速度を最大にすることは常に有用であるので、

- 1 -

性能利得を得るために用いられる既知の1つの方法は、特定の浮動小数点機能を実行する専用ハードウェアを設けることである。たとえば、算術関数のある種の組合せは、計算中で規則的に発生する。本発明は、A×B+C型の数式の計算に最適な、浮動小数点数減算処理装置で使用される装置を対象としている。様々な重要な数学的概念には、たとえば、

え、A i × B i = A<sub>0</sub> × B<sub>0</sub> + A<sub>1</sub> × B<sub>1</sub> + A<sub>2</sub> × B<sub>2</sub>
+ A<sub>3</sub> × B<sub>3</sub> の形の内積や A ×<sup>3</sup> + B ×<sup>2</sup> + C × + D
= D + × (C + × (B + A × )) というホーナー
法など、この種の計算が含まれる。

多くの浮動小数点用ハードウェア機構は、 V L S I (超大規模集積回路)を用いて実現され、 V L S I 浮動小数点数複算機構の設計者は、 特定の機能が占める空間の大きさ、 及び液算速度を最大にすることによる浮動小数点数演算機構の性能の最適化も考慮しなければならないことが多い。 従来の浮動小数点数演算機構の設計では、 乗算と加

- 3 -

せることにより必要な要素を減少させるものである。

## C.発明が解決しようとする課題

したがって、本発明の目的は、A×B+C(A、B、Cは浮動小数点数)の演算を行なえる単一ハードウェア構造を提供することである。

もう一つの目的は、入力からA×B+C演算の 結果までの遅延を最小にすることである。

もう一つの目的は、 1 回の丸め演算を行なうことにより、 A × B + C 演算の精度を上げることにある。

もう一つの目的は、A×B+C放算を行なうのに1つの機構だけで済ませることにより、必要なハードウェアを減らすことである。

もう一つの目的は、A×B+C放算用の3つの 入力ポートと1つの出力ポートを備えた単一の機 標を作成することにより、入力/出力ポートが少 なくなった機構を提供することである。

もう一つの目的は、A×B+C演算を表現する ための3つの入力オペランドと1つの出力オペラ 算に別々のハードウェア機構を使用し、また築加 算(A×B+C)演算が頻繁に必要となるときは、 上記の2つの機構を接続する方法を使用してきた。 高速乗算には、IEEE Transactions on Computers、 EC-13、1984年2月、pp.14~17 に所載の、C.S.ウォーレス(Vallace)の論 文「高速乗算機構に関する提替(A Suggestion for a fast multiplier)」に示されているよう な高速加算機構がその最終段階で必要である。

高性能設計のためには、(A×B+C)を実行するハードウェアは下記のものを必要とする。

- ・ 2個の加算機構(乗算用に 1 個と加算用に 1 個)
- ・2個の丸め処理機構(架算用に1個と加算用に 1個)
- ・4個の入力ポート(乗算用に2個と加算用に2 個)
- ・2個の出力ポート(乗算用に1個と加算用に1個)
- ・2個の命令(乗算用に1個と加算用に1個) 本発明は、乗法演算子と加法演算子を組み合わ

- A -

ンドを備えた機構を作成することにより、命令要件が減少した機構を提供することである。

### D. 課題を解決するための手段

本発明の目的及び特徴を説明する好ましいが例示的な実施例によれば、A×B+C型の浮動小数点数演算を実行するための新しい設置と方法が提供される。AとBの乗算を実行し、それと同時に加数Cを加算のために桁合せさせる。

結果A×B+C(A、B、Cは浮動小数点数)を生成する単一の浮動小数点数演算機構が提供される。オペランドCは、乗算の開始段階と並行してシフトされる。 結果は、1回の加算と正規化によって生成され、ハードウェア、遅延、及び丸めの誤差が減少する。

#### B. 実施例

本発明は、A×B+C型の高速かつ正確な浮動 小数点数算術演算を実行する装置を提供する。

浮動小数点数は、符号付き仮数に基数の整数べきをかけた形をとる。すなわち、10進表記法では、数101.32×103と

- 5 -

告かれ、3が指数、0.10132が仮数である。 でこの例で、数の慈数または基底は10である。 浮動小数点数を法は、またその他の基底を用いた数にも使用でき、高速ディジタル・コンピュータの場合には、浮動小数点数は2進数は、0.101011×2°の形の浮動小数点数として特数は3、基数または基底は10であり、点は10粒小数点でなく2進小数点と呼ばれる。もちろん、ディジタル・コンピュータでは、指数3は2進数11となる。

2 進浮動小数点数の加算を行なう場合、加算を正しく行なうには、両方の数を 2 進小数点に関して桁合せさせなければならないことが分かる。 加算を実行する場合、加え合わせる両方の数が同じ指数をもたなければならない。 その後は、 仮数をそのまま加えることができる。

乗算では、いくつかの既知の技法のどれかを使っ て仮数を掛け合わせ、指数を加え合わせる。 それ

- 7 -

乗算で必要なビット生成・圧縮と並行して行なうことができる。部分乗数を使って、和がA×Bの結果に等しい2つの加数を得る。これらの加数、すなわち部分積は、Cオペランドのシフトと並行して求められる。

ぞれMピット幅及びNピット幅の仮数を有するAとBを掛け合わせる場合、結果の最大長がM+Nであることは明らかである。指数は両方の指数の加算によって生じる大きさになる。また、A×Bの結果に加えようとする数Cがこの結果と同じ指数を持たない可能性が大きく、したがってA×Bの結果と正しく桁合せされるように数Cをシフトしなければならないことは明らかである。

本発明は、A×B+C型の演算を行なうものである。単純な乗算A×BはC=0とおくことによって実行でき、A+Cという単純な加算はB(またはA)=1とおくことによって実行できるので、このような機構は、論理演算機構(ALU)の基礎として使用できることが理解できるはずである。

A×B+C(A、B、Cはmビットの仮数とeビットの指数をもつ浮動小数点数)の演算を考える。本発明では、Cオペランドは、CオペランドをAの指数+Bの指数-Cの指数に等しいビット数だけシフトすることにより、AとBの浮動小数点積と桁合せされる。本発明では、この動作は、

- 8 -

な加算からオーバーフローが生じる可能性がある。 このオーバーフローは、緑上げのある場合に入力 を増分する加算機構として機能する増分機構中の C シフト機構のオーバーフロー範囲に加えなけれ ばならない。

Cの指数がAの指数とBの指数の和よりもm+1以上大きい場合、乗加算演算の結果はCである。Cの指数がAの指数とBの指数の和よりも2m+1以上小さい場合は、乗加算演算の結果はCである。指数の差が3mを越える場合は、結果となる。指数の方が大きい場合)またはA×Bとなる。したがって、(乗算に必要なり2mとかの加算に必要ない。次いで、最初結果を生成し、最大の精度をあげるため、3mの結果を正規化しれるない。

次に、本発明の好ましい実施例の構成図を示す 第1図を参照する。指数演算機構10は、3つの 指数BXP(A)、EXP(B)、EXP(C)

- 9 -

を受け取る。指数類類機構10の主要機能は、B XP(A)+EXP(B)-EXP(C)の値を 求めることであり、これは加算機構のである。指数 数類機構10は、符号付き数明はとなり なり、本ののである。ながし、0の符号ビットを を対するものである。ながし、0の符号ビットの 数を示し、1の符号ビットは負数を示すことができる 数を示し、1の符号ビットは負数を示すことができる 数といいないのでのその使用が首尾のいる 限り、様々な場所に置くことができるにいる のシステムでは、符号ビットは最上位ビットの位 のとことがる。

符号付き数は、それ自体の補数形に変換すると、 ディジタル回路で容易に処理できる。本発明では、 A、B、Cの符号が指数演算機構10中で比較される。Cの符号がA×Bの結果と異なっていると 比較機構11で判定された場合、シフト機構14 の出力は(オーバーフローも含めて)、補数化機構15によって1の補数の形に補数化される。補 数化機構15は、第2図に示すように構成するこ

- 11 -

N (C) のシフトされた出力が、部分乗算機構 1 2 からの部分積と共に、繰上げ/保管加算機構 1 6 に供給される。負のシフト演算(EXP(A)+EXP(B)ーEXP(C)) からのオーバーフローがある場合は、左シフトが行なわれる。 C が A 及び B より桁が高い、すなわち E X P (C) > E X P (A) + E X P (B) のときは常に、オーパーフローが生じることに留意されたい。

繰上げ/保管加算機構18は、3つの入力と2つの出力をもつ、当技術分野で周知の通常の繰上げ/保管加算機構である。2つの出力とは和及び繰上げ出力であり、それぞれS及びCで表わされる。

級上げ/保管加算機構16のC出力及びS出力は全加算機構18に供給される。全加算機構18 は、繰上げ/保管加算機構16からのCとSの2つの結果を加え合わせる、当技術分野で周知の通常の加算機構である。全加算機構18はまた、キャリー・イン(下位からの繰上り)を受け取るキャリー・イン(C1)入力ポート、及び加法設算の とができ、排他的 O R ゲート 4 O 及び 4 1 を含んでいる。当業者にとって明白なように、排他的 O R ゲートの数は、システム中で使用される 2 進数のビット数に依存する。補数信号を端子 1 5 A で受け取ったときは常に、D A T A I N が補数化され、D A T A O U T として供給される。

それぞれMAN(A)及びMAN(B)で表わされる、A及びBの仮数を部分乗算機構 1 2 が受け取る。部分乗算機構 1 2 の動作についてはさらにあとで説明する。部分乗算機構 1 2 は、AとBを掛け合わせるが、和がA×Bである 2 つの加数から構成される部分積だけを与える。

MAN(C)で表わされるオペランドCの仮数は、シフト機構14に供給される。シフト機構1 4は、通常のシフト機構の方式で動作して、Cを EXP(A)+EXP(B)-EXP(C)の計算から求められる量だけ右ヘシフトする。この値 がシフト機構14の入力側14Aに供給され、シフト機構がその入力MAN(C)を左ヘシフトする。C shifted で表わされるMA

- 12 -

結果実際にキャリー・アウト(上位への繰上げ)が生じる場合にキャリー・アウトを出すキャリー・アウトで出すキャリー・アウト(CO)出力ポートを備えている。

比較機構11からの信号も、リード線17を介して増分機構20に1の補数符号として供給され、第1ピット位置に置かれる。次いで、この信号は、増分機構20による増分の結果に応じて、最終的に補数化機構22の端子22Aに転送され、必要に応じて、補数化機構22での補数化をオンにしたりオフにしたりする。

CIは増分機構20から受け取られる。増分機構20はシフト演算機構14からオーバーフローを受け取る。増分機構20は、1つの入力をゼロに設定すると、加算機構として機能する。すなわち、全加算機構18からのCOがあり、このCOがあり、このCOが発情20での増分の結果がキャリー・アクト(CO)をもたらす場合には、このCOが全加算機構18の上

- 13 -

記CI入力ポートに供給される。増分された出力は20Aに供給される。

補数化機構22は、全加算機構18と増分機構20の出力を受け取り、受け取った値を補数化する。これは、上記のように符号付き数を処理するために必要である。

正規化機構24は、先行ゼロを除去し、結果の精度を最大にする働きをする。正規化機構24は、先行ゼロを認識し、仮数をシフトして、それに応じて指数を増分または減分する働きをする回路なら、どれによっても実現できる。この演算を実行する特に高速の1つの回路は、1988年10月7日付けで出願され、本出願人に譲渡された、「先行0/1予測機構(Leading 0/1

Anticipator(LZA)」と題する関連米国特許出願第255089号に記載されている。この回路を用いると、結果を求める前に先行ゼロの決定が可能となり、したがって選延が追加されることはない。

乗法加法演算の桁数を必要な精度、多くは入力 - 15 -

窓されたい。これは、 乗算機構と加算機構がいずれも2つの入力ポートと1つの出力ポート、すなわち合計 B つのポートを有する従来技術よりも著しく少ない。したがって、4 アドレス・フィールドをもつ単一の命令が、 組合せ乗算加算機構にアドレスすることができ、 浮動小数点数演算用の命令の長さが著しく減少する。

パイプライン式レジスタを、全加算機構18と増分機構20の前に挿入すると好都合である。 乗算と2つのオペランドへの簡約の遅延は加算の遅延と同程度なので、パイプラインの各段が都合よくパランスがとれる。 さらに、ラッチしなければならないビット数は、大体4m(乗算)+m(オーパーフロー)であり、したがってパイプライン段の効率が上がる。

部分乗算機構12として使用できる一部の乗算 ツリーは、C shifted を遅延なしに乗算に挿入 できるようにする追加入力を育する(第6図)。 ただし、最悪の場合のペナルティは、繰上げ/保 管加算機構からのもので、サイクル・タイム中の の原精度に一致させるために丸めが必要である。 従来技術では2回の丸め液算が必要であった。 1 つは乗算の後、1つは加算の後で行なわれるもの である。これら2回の丸め流算で、精度が失われ ることがある。たとえば、m=8を使うと、

 $a = 0.111111110 \times 2^{\circ}$ 

 $b = 0.10000001 \times 2^{1}$ 

c = -0.1 × 21の場合、

(8桁で丸めると)=0.1 × 21

 $a \times b + c = 0.1 \times 2^{1} - 0.1 \times 2^{1}$ 

= 0

1回の演算を行なう場合は、

乗算の全精度が加算を通じて保持されるので、

 $a \times b + c = -0.0000000000001 \times 2^{\circ}$ 

 $= -0.1 \times 2^{-13}$ 

組み合わせた 聚算機構と加算機構の入力ポート 及び出力ポートの数は、 3 つの入力ポートと 1 つ の出力ポート、 すなわち 4 ポートであることに 留

- 16 -

わずか数パーセントである。このため、乗算を加算と組み合わせても、乗算の速度にわずかな影響 しか及ばない。

部分乗算機構14は、上記のように、互いに加え合わせると所望の結果に等しくなる2つの部分 被をもたらす。このような乗算機構を構成する方 法は多数あるが、本発明の好ましい実施例では、 ウオーレス・ツリーと呼ばれている構造を使って、 かなり速い演算を実現する。

ウオーレス・ツリーの動作を理解するには、まず、第3図に示すようなアレイ・マルチブレクサの動作を理解するのが有用である。説明の都合上、2個の4ピット数を掛け合わせるのに適合した4ピットのアレイ乗算機構を示す。本発明のほとんどの実施例では、ずっと多数のピットに作用することになる。この説明では、第3図の乗算機構は、数 A 1 A 2 A 3 A 4 と B 1 B 2 B 3 B 4 を掛け合わせる場合について示す。ただし、 A 1 及び B (は、 それぞれ4 ピット数 A 及び B の名ピットを表わす。

第3図の乗算機構は、複数のセル、50~53、

- 17 -

70~73、90~91、110~113から構成されている。これらの各セルは、それぞれANDゲート54~57、74~77、94~97、110~117を含む。各ANDゲートの入力は、それぞれ、掛け合わそうどする特定のAiとBiに結合され、ANDゲートは基本的には単一ピット乗算を行なう。このことは、1だけ及び0だけが掛け合わされ、その乗算の結果も1または0にしかならないことを考慮すると、直切的に明らかになる。ANDゲートはこの機能を提供する。

各ピットは個別に乗じることができるが、個々の乗算の結果を加え合わせることも必要である。各セルはまた、全加算機構80~63、80~83、100~103、120~123を合する。これらの全加算機構は3つの入力ポートを有する。このうち2つの入力ポートは加え合わせようるのかのとった、すなわち多ピット加算機構における前の加算機構からのキャリー・インに向かうキャリー・アウトを受け取るためのものである。全加算機構80~63

- 19 -

3 図に示したものとよく似ている。 当菜者なら理 解できるように、このような構造が許されるのは、 依然としてキャリー・アウトが第3図の乗算機構 の場合と同じ重みをもつ列に加えられているため である。加算機構80~63は、もはやその隣接 する加算機構からキャリー・インを受け取らない ので、それらのキャリー・インは0に設定される。 この乗算機構は、繰上げが同じ長さの経路を横切 らなくてよいので、より速くなるのは明白である。 たとえば、83からのキャリー・アウトは、4個 の加算機構、63、83、103、123を通過 するだけでよい。この構造がもつと思われる2つ の欠点は、この構造が最終結果でなく2つの部分 積を生成することと、より多くの配線を使用する ことである。しかし、この2つの部分積は、1B などの級上げ/保管加算機構によって最終結果に 導くことができる。

出力の各リードは部分校を含むが、 たとえば、 いくつかのリード対、 すなわち 1 4 1 と 1 4 2、 1 4 3 と 1 4 4、 1 4 5 と 1 4 6 は同じ重みをも はアレイ中の第1グループなので、その入力の1つは、それぞれ0に設定されている。また、アレイ中の各行の最上位セルのキャリー・アウトは、その下のセルの入力ポートに送めの1桁を掛ける。なかの各桁に乗数の1桁を掛けると同じ型式の加算を収りる。乗数中の後続の数の結果は、それぞりトされた結果が加えられる。すると出力130~137が最終結果を有することになる。

このような乗算機構は、数が長い径路をたどる ため、速度が遅い。たとえば、セル53からのキャ リー・アウトは、最終結果に速する前に、8個の セル(53、52、73、72、93、92、1 13、112)を通過しなければならない。しか し、同様な方式に基づくはるかに違い乗算機構を 作成することができる。

速い栗箕機構の1つを第4図に示す。この栗箕 機構は、キャリー・アウトがすぐ下の左斜め下のセルのキャリー・インに供給される点以外は、第

ち、全加算機構によって加え合わされる。その他のリード、すなわち140、148、149、150も部分積を含むが、これらのピット位置でおおいるのの部分積はこの構造によって解決ずみである。それらの部分積は、そのまで使用できるが、全加算機構の入力の1日をゼロに設定する必要がある。この構造は第3日に改良を加えることが可能である。

第5 図は、さらに高速の乗算機構を示す。第5 図の乗算機構では、全加算機構のキャリー・アウトが単にその斜め下の加算機構にジャンプするのではなく、2 行下に(やはり、その値ぐ左隣りの列に)ジャンプする。この構造は、中間結果が通過する距離がさらに短いので、より高速である。出力161、162、163及び164、165、168及び167、168、189は、それぞれ、同じ重みをもち、繰上げ/保管加算機構によって加え合わされて、2つの出力をもたらす。リード170、171、及び172、173及び174、

178 t、 同じ重みを有する。リード180及び 178 t、 既に1ビットになっており、したがっ て、加算機構を迫加する必要はない。

第8図は、J. L. ベーア (Baer) の著售「コンピュータ・システム・アーキテクチャ

(Computer System Architecture)」(メリーランド州ロックヴィル、Computer Science Press、1980年刊)のPP.108~110に記載されている、ウオーレス・ツリーの構成を示す。ウオーレス・ツリーの構成を示す。ウオーレス・ツリーは、基本的に、第5図の構ななでのがある。再び第5図を参照すると、63などの加算機構は、その入力のうちの2つに0が加えられるだけなので、もはや不必要である状況では、第6図に示すようなウオーレス・ツリーが得られる。第6図のANDゲート200~211は、第5図のANDゲート50、71、92、113に対応する。説明の便宜上、第6図は12ビット乗算機構である。重要なことであるが、入力249は、22

- 23 -

しか必要でない。入力と出力の合針数は10、すなわち繰上げ/保管加算機構の場合の2倍なので、(7、3)加算機構への接続の合計数は、繰上げ /保管加算機構に必要な接続の1/2である。第 7 A 図は繰上げ保管(3、2)加算機構260の 入出力表現を示し、第7 B 図は(7、3)加算機構270のそれと同等の入出力表現を示す。

第8図は、C shifted を入力320に加え、シフト及び補数化動作に対して2つの(7、3)加算機構遅延を見込んである、28ビット乗算ツリーの好ましい実施例を示す。この乗算ツリーは、上記のウオーレス・ツリーと類似しており、7/3加算機構300~308を使用するように拡張されている。入力320は、第8図のウオーレス・ツリーの入力249に対応し、補数化機構からC shifted を受け取る。第8図の場合と同様に、ANDゲート290~298が、乗算を行なう。ANDゲートの構成が、7/3加算機構301、302、303それぞれの入力で反復される。上記のベーアの著書「コンピュータ・システム・アー

0、222、224、226への入力よりも3個の繰上げ/保管加算機構の遅延分だけ遅れることが必要である。この入力は、シフト機構14及び抽数化機構15からのC shifted でよく、繰上げ保管の遅延が追加されずに、乗算加算を行なうことができる。

乗算用配線の複雑さを最小限にするため、繰上げ/保管加算機構よりも強力な構造を用いてきる。 繰上げ/保管加算機構は、重みが2°の3つの入力、及び重みが2'の1つの出力と重みが2'の1 つの出力の2つの出力を有する3/2加算機構 (3、2)である。これは、5つの入力/出力 続を有し、入力より出力が1つ少ない。7/3加 算機構(7、3)は、重みが2°の7つの入力の 及びそれぞれ重みが2°、2'、2²である3つの 出力を有する。この加算機構では出力が入力の とびまる。この加算機構では出力が入力の も4つ少ないので、繰上げ/保管加算機構と同じ 機能を実行するのに1/4の(7、3)加算機構

キチクチャ」の P P . 108~110に述べられているようなブース・コード化を、 A N D ゲート290~286の場所で使用して、入力数を28×2まで増加させることができる。

- 24 -

## F. 発明の効果

本発明によれば、A×B+C型の浮動小数点该算を実行するに際しての、必要なハードウェア、遅延、及び丸め誤差が減少するという優れた効果が得られる。

#### 4. 図面の簡単な説明

第1図は、本発明の構成図である。

第2図は、本発明で用いる補数化機構の説明図である。

第3回、第4回、及び第5回は、本発明を説明 するのに有用なアレイ乗算機構の説明図である。

第6 図は、本発明で部分乗算機構として使用されるウオーレス・ツリーの説明図である。

第7A図は、本発明の部分乗算機構で使用され、 (3、2)加算機構と記載される、繰上げ/保管 加算機構の説明図である。


- 25 -


第7 B 図は、 (7、3) 加算機構の説明図である。


第8図は、本発明で部分乗算機構に使用される (7、3)加算機構の概略図である。


出願人 インターナショナル・ビジネス・マシーンズ・コーポレーション 代理人 弁理士 頓 宮 孝 ー (外 1 名)


- 27 -











220,222,224,226,228,230,240,242,244,246,250,252 … 繰上げ/保管/加算機構

